绑定机构
扫描成功 请在APP上操作
打开万方数据APP,点击右上角"扫一扫",扫描二维码即可将您登录的个人账号与机构账号绑定,绑定后您可在APP上享有机构权限,如需更换机构账号,可到个人中心解绑。
欢迎的朋友
万方知识发现服务平台
获取范围
  • 1 / 100
  (已选择0条) 清除 结果分析
找到 19424 条结果
[硕士论文] 周晓俊
机械工程 安徽理工大学 2018(学位年度)
摘要:微流控芯片的应用正处在从实验室到市场推广的转折时期,利用微流控技术能够在芯片上实现试剂的进样、流动、混合、反应和清洗等一系列过程,将整个化学反应过程集成在一张芯片上。而基于离心驱动原理的微流控芯片更具有设备简单、流速可控、方便快捷、技术要求低和高通量特点,是目前微流控芯片研究领域的热点之一。乙肝是我国近年来广泛流行的一种病毒性肝炎,感染率约达70%,传统的乙肝检测需专业化检测设备及人员、周期长、成本高,快速廉价诊断已经成为现实的迫切需求,实现对乙肝的快速诊断、预防和治疗具有重要的意义。
  本论文通过将离心微流控技术与乙肝病毒的传统酶联免疫吸附测定(ELISA)检测方法相结合,设计基于离心微流控技术的乙肝检测芯片,在乙肝检测芯片进行生物实验,以期建立快速、集成化、高通量和低成本的微流控ELISA乙肝检测新方法。
  论文首先对离心式微流控芯片的液体驱动原理进行研究,对微通道内液体突破阀体速度的原理进行了理论分析;在传统乙肝酶联免疫吸附测定法的基础上提出了离心式微流控乙肝检测芯片的实验方案,通过在驱动设备上的离心实验,最终确定芯片的流体整体驱动过程。并对基于离心微流控技术的乙肝检测芯片进行了几何结构设计。
  通过对微流控芯片的加工方法进行了分析,比较了常用的数控加工、光掩模加工和激光切割加工方法的优缺点,确定了离心式微流控芯片的加工方法,详述了离心式微流控芯片的制作步骤。
  论文对常见的离心驱动设备进行总结和筛选,根据乙肝检测所需的功能要求,提出了离心式微流控芯片驱动设备的设计方案。对离心式微流控芯片驱动设备自行设计与加工,搭建了一套离心式微流控芯片驱动设备。本文分别对离心式微流控芯片驱动设备的机械结构、硬件电路、控制程序进行了分析介绍,实际转速与设计转速偏差控制在5%以内,温度控制满足微流控芯片的要求,为离心式微流控芯片的开发奠定基础。
  根据传统的乙肝酶联免疫检测原理,本文在乙肝病毒五项检测中选择乙肝病毒表面抗原作为实验对象,通过芯片上的生物学实验来确定芯片乙肝检测的方法步骤;同时,对于微流控芯片实验结果的光学检测做了设计研究,搭建了光路系统,研制了基本的光学检测电路,设计了相关软件。文章最后进行了相关实验,对实验结果进行拟合,将乙肝病毒检测芯片的性能与传统ELISA检测方法进行了比较,比较两种方法的检测效果,检测时间由145min缩短为60min,样本消耗量降至常规方法的2/5,试剂消总耗量由750μL减少至360μL,加标回收率在95%~102.3%,满足乙肝病毒的快速检测和稳定检测需求,为后续集成与光学检测设备结合的乙肝快速检测仪奠定基础。
[硕士论文] 鲁孝平
电路与系统 安徽理工大学 2018(学位年度)
摘要:21世纪,半导体己经与我们的生活密切相关,微电子技术也已经成为我们生活中不可或缺的组成部分。随着超大规模集成电路集成度的增高,工艺尺寸不断减小,负温度偏置不稳定性引起的老化以及高能粒子对电路的轰击引起的软错误,已经成为了影响电路可靠性的重要因素。论文首先介绍了集成电路几十年来的发展以及数字集成电路在生活中的应用,然后介绍了影响集成电路可靠性的两大问题,主要是电路老化和软错误。对电路老化的研究分为老化检测和老化预测两方面,文章对这两方面进行了介绍,分析了老化检测和老化预测的工作原理。
  本文对几种经典传感器进行分析,发现了其中对于脆弱节点的软错误防护问题鲜有人研究,因此提出了一种基于双模冗余的抗软错误老化预测传感器。这种新型的传感器通过双模冗余的技术对关键节点进行复制并通过C单元进行故障防护,使得该结构不仅在正常工作环境下可以准确地预测老化,而且当高能粒子轰击到电路,关键节点出现软错误情况的时候依然可以对电路是否发生老化进行准确的判断。论文还提出了一种低功耗高鲁棒性的老化预测传感器,该传感器不仅可以进行老化预测,当组合逻辑电路己发生严重老化即触发器己无法接收到正确信号时,还可以对错误信号进行矫正。传感器通过比较保护带内组合逻辑信号与其反向延迟信号,判断电路是否出现早期老化。在容错部分时,传感器对后检测带内的信号进行检测,通过最后的传感器输出信号控制容错单元,若电路发生了严重老化,可通过容错单元对触发器接受到的错误信号进行矫正。
  最后,为了验证提出的两个传感器结构的可行性,运用HSPICE仿真软件对提出的结构进行仿真,得出传感器在电路未老化的情况下和已老化的情况下不同的检测结果;当组合逻辑电路已发生严重老化时,容错单元对触发器接收的错误信号进行矫正;并通过对节点进行软错误注入的方式模拟传感器关键节点发生软错误的情况。仿真实验证明本文提出的两个结构对于电路的老化均可进行准确的预测,提出的抗软错误传感器可对脆弱节点发生的软错误进行防护,另外提出的低功耗高鲁棒性传感器可对触发器接收到的错误信号进行矫正。对比前人提出的传感器,本文结构无论是从面积开销还是功耗上都更加具有优势,面积开销更小,功耗更低。
[硕士论文] 何洋
计算机技术 安徽理工大学 2018(学位年度)
摘要:集成电路制造工艺的不断进步,带来电路性能上的极大提升和制造成本的不断降低,但同时也使得集成电路系统的可靠性问题变得更加严峻。当集成电路中晶体管的工艺尺寸在45纳米及以下时,由负偏置温度不稳定性(Negative Bias Temperature Instability,NBTI)引起的电路老化,成为影响集成电路可靠性的主要因素。本文针对NBTI引起的电路老化问题进行研究,主要工作如下:
  首先,介绍了电路老化的基础知识和引起电路老化的几个因素,并对纳米工艺水平下NBTI效应成为引起电路老化主要因素的原因进行重点分析。
  其次,详细分析了NBTI效应的3种预测模型:静态NBTI模型,动态NBTI模型和长期NBTI模型,并在长期NBTI效应模型的基础上,对现有的缓解NBTI效应引起电路老化的方法进行分类介绍,并对这些方法的优缺点进行总结比较。
  接着,现有的用于缓解NBTI效应导致电路老化的传输门插入(Transition Gate-based,TG-based)方法,在获取关键门的过程中只考虑了电路单条路径上的老化情况,未考虑保护路径与关键门之间的相关关系,导致获取的关键门冗余。针对这一问题,本文提出了一种基于路径间相关性的缓解NBTI效应的TG-based方法,该方法通过考虑保护路径与关键门之间的相关关系,定义权值,来更加精准的识别路径中的关键门,再对获取的关键门进行插入传输门保护。
  最后,基于32纳米晶体管工艺的ISCAS'85、ISCAS'89基准电路就本文方法和现有方案进行对比实验,实验数据显示,本文所提的方法对电路老化的平均时延改善率为38.18%,平均面积开销相比现有的方案改善了61.8%。
[硕士论文] 李丹青
计算机科学与技术 安徽理工大学 2018(学位年度)
摘要:随着半导体工艺技术进入纳米阶段,集成电路的集成度与性能随之不断提升,但由此引起的可靠性问题也日益凸显,严重威胁着集成电路的可靠性。目前可靠性的首要问题是功耗问题与负偏置温度不稳定性(Negative bias temperature instability,NBTD效应导致的电路老化问题。在众多抗电路老化的方案中,多输入向量控制(multi input vector control,M-IVC)技术因适用于大规模集成电路,且带来的额外面积开销较小,相比其它方法,该方案显现出明显的优势。但现存的M-IVC技术在精确度与动态功耗方面仍存在不足,本文主要针对以上两点不足分别进行了改进。
  利用M-IVC技术缓解电路老化的关键是求解最佳占空比。对此,论文提出一种基于关键路径与Time-adaptive遗传算法的最佳占空比求解方法。该方法首先综合考虑了电路的工作负载与逻辑拓扑结构,得出精确的老化率上限。然后,结合电路的时序余量设计对潜在关键路径集合进行精简,得出精简的关键路径集合。最后,论文提出了Time-adaptive遗传算法对M-IVC技术的最佳占空比进行求解。实验结果表明,采用本论文所提的最佳占空比的M-IVC技术产生的电路老化率最低为4.7%,相比现有方案平均改善了18.29%,体现了本论文所提方法在抗老化方面的有效性。
  考虑到现存的M-IVC技术在功耗方面的不足,论文提出一种低功耗的M-IVC技术缓解NBTI效应导致的电路老化。该技术通过分析最佳占空比约束下的不同波形对电路老化效应与动态功耗的影响后发现:在最佳占空比的约束下,降低信号盼切换频率既可以保证对NBTI效应的缓解效果,又能够降低电路待机状态时的动态功耗。随后,根据切换因子在逻辑门中的传播规律,论文提出了一种以最佳占空比为约束的低切换频率的随机输入波形设计方案,该方案可以协同缓解待机状态下的NBTI效应与动态功耗。实验数据表明,在保证缓解NBTI效应产生的电路老化的同时,本论文方法相比双约束的随机输入向量控制法平均降低了12.94%的动态功耗,对比伪随机扫描输入向量控制法平均降低了16.96%的动态功耗,验证了论文所提方法的有效性。
[硕士论文] 陈婷
信号与信息处理 黑龙江大学 2018(学位年度)
摘要:随着智能移动设备的快速发展,主流的移动存储芯片嵌入式多媒体卡(embedded Multi-Media Card,eMMC)也在不断更新提速以满足市场需求。在eMMC芯片研制和生产环节,需要按照既定标准,对其进行测试与验证,用以发现设计缺陷,便于制定标准工艺流程。因此设计一款符合eMMC5.0协议的使用方便、高效可靠的eMMC测试系统,对于提升芯片的可靠性及高效性具有重大意义。
  结合系统功能需求分析,本文提出一种以上位机为控制终端、以Zynq为核心的嵌入式控制平台方案。一方面,对eMMC5.0协议进行了深入分析,针对eMMC芯片的工作模式、命令时序、数据读写操作等进行归纳总结,明确设计方案。另一方面,根据需求设计测试平台硬件的详细方案,分别介绍了存储模块、电源模块、通信接口模块、芯片socket模块以及主机控制器的设计思路。以ARM和FPGA为架构的主控系统灵活性高,具有良好的拓展性和计算性能。
  本文重点对软件方案进行了详细设计。首先,在上位机实现了控制指令的协议设计、与测试平台之间的数据通信;其次,在eMMC测试平台上完成了eMMC主机控制器驱动的设计,主要功能包括eMMC命令控制、数据读写、状态机设计以及信息校验。同时采用DMA数据传输机制,解决数据传输性能问题;最后,通过多线程技术实现8芯片并行工作,系统效率得到提高。
  在系统测试中,对eMMC命令的实现以及性能进行研究分析。测试结果表明,系统能够完成对eMMC5.0芯片的命令控制、数据读写控制,同时能够实现8芯片并行工作,满足设计要求。该系统在项目开发调试阶段可替代大型测试机台,具有低成本、便携性好、使用方便的优点。
[硕士论文] 蒋祥倩
集成电路工程 黑龙江大学 2018(学位年度)
摘要:在CMOS工艺迅猛发展的今天,锁相环技术的发展也极为迅速,由微米工艺到亚微米工艺,再到深亚微米工艺,锁相环芯片的集成度以及系统的工作频率大幅度提高。同时,锁相环要与高速数字逻辑电路、模拟集成电路等一些大量的高速通信模块集成在同一块半导体芯片上,这就要求锁相环必须工作在频率较高的环境中。因此,设计出高性能的锁相环电路,对于当今社会发展具有重大意义,这也是当今集成电路设计的一个重点和难点。
  本文基于Cadence平台,运用CSMC0.18μm CMOS工艺,设计了一个高速可调频的锁相环。运用Cadence软件平台,对电路进行设计与仿真,实现小芯片面积、输出频率可调的锁相环。整体仿真结果表明:电源电压为1.8V,输入参考信号为100MHz的方波信号时,锁相环输出频率可达1GHz,同时为了满足无线数据传输、广播新闻对讲等领域的要求,PLL时钟输出经分频器单元可得到500MHz、333MHz、250MHz、200MHz的频率信号,输出时钟占空比在45~55%范围内,锁定时间小于10μs,核心电路版图面积约为0.046mm2,并且通过了DRC和LVS验证。该可调频锁相环可应用在雷达系统、跳频通信、电子测量与对抗、广播电视等领域,其作为无线通信系统接收机中的新型器件,具有重要的工程价值与广阔的市场前景。
[硕士论文] 车尚岳
控制理论与控制工程 合肥工业大学 2018(学位年度)
摘要:随着我国智能制造2025强国战略的提出以及工业信息化水平的不断提升,对电子产品质量的要求越来越高,印刷电路板作为电子产品的核心组件,对其质量的检测成为满足电子制造业日益增长的质量需求的关键。传统的电路板缺陷检测方法已不能满足未来生产过程中的高速高精度的要求,为了解决该问题,本文对基于机器视觉的电路板缺陷检测系统进行研究,主要研究内容如下:
  1)介绍了电路板缺陷检测的国内外发展现状,分析了电路板缺陷检测系统的研究意义。设计了电路板缺陷检测系统,并对系统的总体结构和工作原理进行介绍。设计了一种缺陷检测系统的集中控制平台,能实现对系统关键信息进行远程检测与控制。
  2)对影响图像采集质量的各种因素进行分析,针对图像预处理算法,分别从图像对比度增强、图像降噪方法、图像分割等方面进行研究。分析摄像机成像模型,研究摄像机标定算法,获得标定参数,去除畸变对图像质量的影响。
  3)分别从裸板与成品板两方面对电路板缺陷检测算法进行研究。对于裸板设计一种基于轮廓对比的缺陷检测方法,能对常见裸板缺陷进行分类识别。对于成品板针对焊点缺陷检测设计一种基于SVM的焊点智能缺陷检测方法;针对电阻元件缺陷检测设计一种基于神经网络的智能检测方法,并对两种方法进行验证,分析检测结果。
[硕士论文] 张振涛
控制工程 黑龙江大学 2017(学位年度)
摘要:运动关节作为多数机器人的一项关键的组成部分,其控制和驱动技术是机器人的一项核心技术。目前,在高速发展的机器人领域,机器人关节伺服控制一直是一个热门课题。本设计主要目标是针对小型机器人关节建立一套完整的伺服控制系统,实现机器人关节控制器小型化和关节位置伺服控制。
  论文首先探讨了机器人关节伺服控制相关技术的发展、国内外研究的现状和小型机器人关节伺服控制技术研究的必要性。然后以英飞凌运动控制专用芯片IRMCF143为核心,设计了一套电压为24V的低压小型永磁同步电机伺服控制器。其工作内容主要包括主控芯片的核心电路设计和串口通信电路、输出电流检测电路、过流检测电路、速度/位置检测电路、模量输入电路、数字量输入等外围电路设计。最后对硬件电路进行调试,验证了该系统的稳定性。
  本文利用MCE自带的运动控制引擎库文件和MATLAB/Simulink完成了永磁同步电机(PMSM)的伺服控制算法,实现了主控芯片(IRMCF143)的伺服控制。并利用Keil编程实现了IRMCF143与外设之间的通信。通过对小型关节伺服控制系统的在线调试和监控数据的分析,证明伺服控制器性能基本达到系统目标的要求。
[硕士论文] 程刚
机械工程;机械设计及理论 东南大学 2017(学位年度)
摘要:第三代纳米孔DNA测序随着MEMS工艺的不断成熟取得越来越大的进展,但DNA过纳米孔速度过快,信号复杂等难题还是阻碍着其进一步的研究。随着利用光诱导介电泳(ODEP)的微纳米生物粒子操纵技术研究的不断发展,通过光诱导介电泳力来实现对DNA实时操控,控制其过纳米孔的速率是一个具有重大意义的研究方向。
  光诱导介电泳芯片中关键部分在于其光电导层薄膜一氢化非晶硅薄膜(a-Si∶H),a-Si∶H薄膜的电学性质和微观结构决定了光诱导介电泳操控微纳米粒子的效果。因此,制备出具有良好电学性质和表面结构的氢化非晶硅薄膜具有十分必要性。传统的a-Si∶H薄膜利用等离子化学气相沉积(PECVD)法制备,由于沉积速率低、反应气体危险性大等缺点,利用磁控溅射工艺简单、沉积温度低、薄膜附着性好等优点,本文研究了磁控溅射工艺制备的a-Si∶H薄膜电学性能和微结构,旨在探索出制备最佳性能的a-Si∶H薄膜,并用于光诱导介电泳芯片中。本文主要开展以下几个方面的研究:
  (1)磁控溅射的溅射功率、沉积气压、沉积温度对a-Si∶H薄膜微观结构以及薄膜沉积速率的影响。利用Raman光谱、AFM显微镜表征了薄膜特性,从表征结果得知,薄膜的溅射速率在一定范围内随着功率增大、气压减弱、温度增高而增大,呈现出抛物线的特点。薄膜的表面粗糙度随着溅射功率的增大、气压增强,温度降低而增大。综合实验现象,总结出溅射功率为150W,溅射氢气分压为3Pa,溅射温度为250℃时,沉积的薄膜表面形貌最佳,沉积速率也最快。
  (2)不同硼掺杂浓度对薄膜性质的影响。随着硼掺杂浓度的增大,薄膜缺陷态增加、电导率增加。综合实验,总结硼掺杂量为0.03%时,薄膜电学性能最好,表面结构最佳。
  (3)a-Si∶H薄膜具有不稳定性,光照、氧化、温度都对薄膜新能有较大影响。
  (4)研究了一种固态纳米孔的制备工艺和方法,并通过实验测量和数值计算研究了不同浓度下离子的输运情况。然后利用这种方法制备的氮化硅纳米孔进行DNA过孔实验,实现了DNA通过纳米孔时时间与姿态的辨识,表明该纳米孔芯片可以用于光诱导介电泳DNA测序芯片的研制。
  (5)利用ANSYS有限元软件对光诱导介电泳芯片进行有限元仿真。研究在光照条件下,氢化非晶硅薄膜芯片对DNA过纳米孔电场以及电场力的影响。
[硕士论文] 陈海亮
集成电路工程 东南大学 2017(学位年度)
摘要:微电子机械系统(Micro-electro-mehanical System,简称MEMS)封装正朝着高密度、微型化集成封装方向发展。MEMS封装转接板为器件提供环境保护、电互连、热管理等功能,是MEMS封装的关键部件。通过导电通孔实现封装转接板的垂直互连以及将电感等无源元件埋入封装转接板,是增加MEMS系统封装密度的重要途径。在MEMS封装转接板材料方面,与硅材料相比,玻璃具有低热膨胀系数、气密性好、绝缘性能强和低成本等优势,极具发展潜力。但是,鉴于玻璃转接板与现有半导体封装的兼容性以及较大的加工难度等问题,阻碍了玻璃转接板技术的发展,相关设计、仿真工作也有待于进一步深入。基于课题组对MEMS玻璃封装转接板的前期工艺以及仿真研究基础,本论文通过仿真进一步研究MEMS封装玻璃转接板的关键技术:垂直通孔互连技术以及埋入无源电感技术。
  为了比较玻璃材料与传统硅材料转接板的垂直互连特性,首先,利用三维全波电磁场仿真软件HFSS建立硅通孔(Through Silicon Via,TSV)结构的物理模型,仿真分析TSV直径、间距、高度和绝缘层厚度等物理参数对信号传输性能的影响,提出在设计TSV时的电学参考原则。仿真结果表明为了提高传输性能,可以选择直径小高度低深宽比适当的TSV。
  其次,利用三维全波电磁场仿真软件HFSS建立玻璃通孔(Through Glass Via,TGV)结构的物理模型,仿真分析TGV直径、间距和高度等物理参数对信号传输性能的影响,提出在设计TGV时的电学参考原则。TGV通孔直径越大、通孔间距越大、TGV高度越小,其结构的插入损耗越小,信号的传输性能越好。
  最后,利用三维全波电磁场仿真软件HFSS对基于玻璃基板的集成无源电感元件进行建模仿真,建立集成无源电感元件的结构模型,研究电感直径、电感厚度、玻璃衬底厚度、电感线宽和电感线距等物理参数对集成无源电感品质因数Q和电感值L的影响。仿真结果表明,在一定频率范围内,在工艺允许的情况下,想要增大电感的有效电感量,可以增大电感直径,减小电感厚度,适当增大线宽线距;想要增大电感的品质因数,可以减小直径,减小线宽。还介绍了一种基于玻璃回流工艺制造TGV结构的方法,借鉴这种方法用于制造集成无源电感。相比于传统的薄膜电感只有几微米到几十微米的厚度,使用玻璃回流工艺可以使得集成无源电感的厚度增大到几百微米,可以为未来的集成无源电感的设计提供指导。
[博士论文] 胡彦飞
电子科学与技术 西安电子科技大学 2017(学位年度)
摘要:石墨烯材料具有良好的物理和电学性能,是国际上二维材料研究的热点之一,在国防和国民经济中具有广阔的应用前景。但是在实际应用中要把石墨烯的优良特性完全展现出来并非易事,首先要面对的就是高性能石墨烯材料的制备问题。到目前为止有多种方法能够实现石墨烯的制备,但是主要有以下四种方法能够制备应用于微电子制造的石墨烯材料:微机械剥离法,基于金属衬底的CVD法,氧化还原石墨法,基于碳化硅衬底的外延生长法。但就石墨烯在微电子领域的应用和与现有半导体技术兼容性而言,SiC基外延石墨烯最具发展潜力,且SiC基外延石墨烯已经促使石墨烯器件有了突破性进展。这种石墨烯制备方法是利用S iC材料中S i和C的饱和蒸汽压不同的特征,在高温和高真空环境下,Si原子首先升华,留下C原子重构成石墨烯。
  普通的SiC高温热解法存在工艺温度较高、生长时间较长,对真空度和气氛的控制要求高等不足之处,限制了SiC外延石墨烯的高效、高质合成。传统SiC热解工艺制备的石墨烯材料品质不高、不能有效的打开一个较宽带隙,不能直接应用于微纳米器件及相关电路的制造。
  本研究围绕高纯 SiC衬底上石墨烯新型制备方法的开发和相关性能表征进行实验和理论研究。在石墨烯外延过程中更新改进工艺、选择合适的衬底材料、考虑成本和效率的前提下,制备出高质量及具有特殊用途的石墨烯材料。主要研究工作和创新如下:
  1.通过face-to-face方法在4H-SiC衬底上制备出高质量的石墨烯样品。在SiC衬底上制备高质量的外延石墨烯要求材料成核点分布均匀、密度适宜且 Si原子析出的速度适中。为了得到适合的 C原子成核点和大面石墨烯材料,对衬底表面进行氢刻蚀预处理。为了得到分布均匀的成核点,详细研究了氢气刻蚀条件对外延石墨烯的质量的影响。为了使衬底各个部分具有相同的Si原子析出速率,基于前期对SiC上石墨烯外延生长的实验和理论研究,更改石墨烯外延工艺,提出新型盖帽和 face-to-face技术实现石墨烯材料高效、高质量制备,实现生长温度和生长时间两个维度对外延石墨烯层数的有效控制。
  2.深入研究高纯衬底上外延石墨烯的制备工艺。在研究衬底对外延石墨烯的影响过程中,不仅发现衬底形貌对外延石墨烯制备的成核点有十分重要的影响,而且衬底的掺杂情况对外延石墨烯的质量有十分重要的影响。因此,为了提高外延材料的质量,探究了高品质、高纯衬底上外延石墨烯的生长工艺。研究发现高纯衬底上外延石墨烯的制备对工艺的要求更高,且和掺杂半绝缘衬底比较起来高纯衬底上制备的外延石墨烯具有更高的质量。
  3.研究了C离子注入对外延石墨烯的影响。衬底C离子的注入不仅对外延石墨烯质量影响很大,而且由于衬底的掺杂使得外延石墨烯和衬底间的结合方式发生了变化,从而影响到外延石墨烯的电学性质。详细研究 C离子注入各要素对外延石墨烯电学特性的影响以及C离子注入对外延石墨烯制备工艺的影响,研究发现C离子注入一方面能够使得外延石墨烯的制备对工艺的要求有所降低,另一方面,C离子的注入使得衬底负电荷向外延石墨烯转移的情况发生了变化。
  4.研究Ⅲ,Ⅴ,Ⅱ,Ⅳ元素掺杂到 SiC后对外延石墨烯电学性质的影响。研究发现和C离子注入SiC表面不同,这四种类型的原子注入到SiC表面后,使得负电荷转移量减少,表现为空穴的转移,且这几种原子注入到SiC表面后都会使得外延石墨烯的禁带展宽。
  5.在研究新型CCS制备技术的基础上,开展高纯衬底上大面积外延石墨烯制备的研究。通过微调已有工艺参数,在高纯4H-SiC衬底的Si面和C制备出了大面积的外延石墨烯。
[硕士论文] 陶俊伟
软件工程 西安电子科技大学 2017(学位年度)
摘要:随着市场上移动设备的增加,移动芯片的功耗问题越来越受到重视,高功耗对系统的影响十分严重。系统的性能包含了系统的续航能力和运行速度。由于移动设备携带的电池容量是有限的,并且移动设备不能像桌面设备那样可以随时接通电源充电,所以高功耗就意味着短续航。芯片长期发热会对芯片的可靠性造成影响,长时间大负荷工作,会导致芯片发烫甚至烧毁。另外大功耗会导致严重的电压降,致使工作频率下降,影响系统性能。为了保证芯片的性能,前端设计者在在设计时发现芯片的功耗问题越早越好。RTL级功耗估计已经在工业界大量使用,但是RTL级功耗估计结果与门级功耗结果差距普遍在50%以上。为了在RTL阶段就能快速得到一个相对准确的功耗估计值,本论文使用RTL级功耗估计工具PowerArtist,分别从器件设计角度、电路角度和电源管理角度提出了提升功耗估计精准度的方法。从器件设计角度,提出了设置多阈值电压单元类型和设置工艺库的方法提高功耗估计精准度;从电路角度,提出在90nm以下使用PACE模型来提高功耗估计精确度的方法;从电源管理角度提出了在功耗估计过程中加入 UPF的方法。另外,由于时钟树上的功耗占总功耗比重较大,本论文提出了专门针对提高时钟树上功耗估计精准度的方法,即在时钟树上不同位置指定插入不同 buffer类型和数量的方法。以业界公认的 Power Singoff工具PrimeTimePX得到的门级功耗估计值为标准,对比 RTL级功耗估计值来修正各种级别的参数设置,提升RTL级功耗估计精确度。量化了RTL级功耗估计与门级功耗估计之间的差距。
  本研究基于英特尔14nm制程下移动基带芯片,提出了六种提高RTL级功耗估计精度的方法,这六种方法使RTL级功耗估计与门级功耗估计之间的总体差距从50%左右降到了15%左右。从器件角度,指定多种阈值电压单元使静态功耗估计精确度提高了15%;从电路角度,使用PACE模型信息可以使功耗精准度提高到2.6%;从电源管理角度,在功耗估计流程中加入UPF可以使总功耗的精确度提高到3.8%;指定时钟树上缓冲器可以把功耗精确度提高到2.5%到15%。
[硕士论文] 洪启明
控制工程 华中科技大学 2017(学位年度)
摘要:随着科技的高速发展,片上系统(SoC)已经广泛应用在汽车制造、工业控制、智能设备等各个领域,成为了当今科技发展的主流。它是一种集成电路芯片,可以降低系统开发成本,缩短开发周期。然而,随着信息量的日益增加,在很多高要求的场合,单核CPU已经难以满足人们需求,人们希望嵌入式设备有着更高的性能。因此,人们对SoC多核化的需求日趋强烈。
  本文首先介绍了SoC技术发展的现状,对国内外的情况分别进行了介绍,列举了一些有代表性的产品,分析了其功能及应用场合。比较了当今流行的软核CPU架构,选择了Gaisler Reserch公司开发的leon系列32位CPU作为本设计的软核CPU。它配套了GRLIB IP库,具有完善的开发环境,极大地方便了SoC的设计;其次,本文还比较了当今流行的开源嵌入式实时操作系统,对当今流行的eCos操作系统进行了研究,它是一种开源软件,特点是完全免费,无版权限制;接下来,介绍了对空目标识别算法的流程,对其中的算法原理以及并行化的可能性进行了详细的分析,并根据eCos的多线程与同步机制,对其中可以并行化的部分进行了并行化的设计;最后,在FPGA开发板上搭建了基于leon3的单核,双核和四核SoC,并对它们执行对空目标识别算法的性能进行了测试和比较,分析了影响并行化性能的因素。
  结果表明,相对于单核系统,多核SoC在运算速度上具有明显的优势。算法的并行化程度以及缓存区的大小均会对并行化的效果产生影响,进而影响软件执行的速度。
[硕士论文] 李麟懿
无线电物理 华中科技大学 2017(学位年度)
摘要:在我国航天领域近几十年的发展中,SRAM型FPGA由于具有开发成本低、开发周期短、配置的多样性和可重复性以及数据处理方面的高效性与灵活性等一系列优点,而被广泛应用于航天器电路系统之中。然而恶劣的空间辐射环境中存在大量高能粒子,这些高能粒子对FPGA的撞击,会对其产生许多影响,其中最为突出的是单粒子翻转效应(Single-Event Upset,简写为SEU)。为了使SRAM型FPGA能更好的适应空间环境、抵抗辐射效应,其可靠性设计即FPGA容错方法的研究是必不可少的。
  针对SRAM型FPGA在轨如何抑制单粒子翻转效应,本文主要基于回读、比对刷新法来开展研究。回读、比对刷新法的基本思路是利用外置抗辐射能力强的芯片对目标FPGA进行控制,其核心思想是对FPGA的配置区数据进行实时回读与监控,并将回读数据与原配置数据进行比对,当发现回读数据有错误时,即进行判断是否对FPGA进行重配置。该方法具有较高的稳定性和实时性,但其外置控制电路设计较为复杂,系统资源占据较大。针对这一方案,本文首先确认了实验对象为Xilinx的Virtex-Ⅱ型XC2V3000,并对整个实验中所需要的原理基础,例如Virtex-Ⅱ型FPGA配置原理、SelectMAP配置模式、回读技术做了详细阐述,其次设计并搭建了其演示验证系统并给出了整个系统的工作流程,最后进行了主要环节的代码设计及仿真。
  通过在搭建的硬件平台上进行实验调试,完成了主串模式下对FPGA的配置,确定了硬件电路系统的稳定性;初步调研了FPGA主并模式的配置,其未成功的结果为从并模式下读取 PROM的数据进行了方法约束;在从并模式配置的下,细分三个步骤,完成了控制芯片对 PROM的配置数据的读取,完成了配置数据的格式转换以及从并模式控制下配置数据的正常输出,为最终实现回读、比对刷新法奠定了基础。
[硕士论文] 黄欢
电子与通信工程 西安电子科技大学 2017(学位年度)
摘要:随着科学技术的发展,越来越多的音视频信息处理设备在日常生活中使用。在数据采集系统中,传输模块用于传输音视频数据。在数据采集系统中传输接口不同,而传输接口设计方法也不同。传输接口设备在市场上有很大需求,所以对传输接口的研究是当前的一个热点。
  本研究提出了基于PCI总线音视频流传输模块的设计方案。为了确保FPGA芯片正常工作,采用SPX1117和LP38853电源芯片来为PLL数字电路、PLL模拟电路和其他电路设计电源供电电路。传输模块由几个子模块组成,包括数据双级缓冲区、功能配置缓冲区、管道配置缓冲区、广播时间缓冲区、EMIF接口模块、SPI接口模块和PCI总线接口模块。数据双级缓冲区以乒乓操作的形式来存储音视频流。功能配置缓冲区和管道配置缓冲区主要用于存储采集系统的参数。广播时间缓冲区用于存储从上位机传输来的时间信息。EMIF接口模块和SPI接口模块用于FPGA和DSP通信。而PCI总线接口模块用于FPGA和上位机通信。对传输模块的各个子模块进行仿真,从而对该传输模块的功能进行验证。本文也对功能配置缓冲区以及管道配置缓冲区与上位机通信进行板级测试。结果表明,传输模块的各个子模块可以正常工作,能够有效地传输音视频数据。
[硕士论文] 娄伦飞
微电子学与固体电子学 电子科技大学 2017(学位年度)
摘要:IGBT是一种电压控制的双极型器件,因其具有控制简单、通态压降低、导通电流大、损耗小等优点成为了电力电子器件领域应用最广泛的器件。IGBT的需求量随着汽车电子、高速轨道交通、电力系统、变频家电等产业的大力发展而迅速增加,但国内IGBT整体技术水平还处于起步阶段,芯片设计基础相对薄弱。本文通过对1700V NPT-IGBT设计及流片测试对IGBT相关电学特性进行研究,并在此基础上展开对新结构的讨论和分析。
  本研究主要内容包括:⑴介绍了IGBT的背景、发展现状及历代IGBT的优缺点,分析了IGBT的结构、工作原理、静态和开关特性,并介绍了目前实际工程中降低IGBT导通压降,提高IGBT开关速度一些常用方法。⑵完成了1700V平面型NPT-IGBT的设计和测试工作:元胞设计部分,通过对阻断电压和导通压降的设计确定了器件硅片厚度、衬底电阻率、JFET区掺杂浓度、栅极长度、P-well区结深和掺杂浓度等参数;结终端设计部分,介绍了常用的几种结终端技术,设计出了满足要求的结终端结构;根据元胞和结终端设计结果绘制了版图并成功流片,最后对流片器件作了测试分析。⑶探索出了可以同时降低器件导通压降和关断损耗的模型—电子注入模型,提出了一种实现该模型的槽栅IGBT结构—电子注入IGBT(EI-IGBT),围绕该结构展开对通态和关断过程中器件电子注入模型的分析,并就EI-IGBT静态特性、开关特性、温度特性、安全工作区等性能展开了讨论,着重分析了关断过程中反向产生电流的注入对器件关断时间的影响,最后讨论了EI-IGBT的工艺可行性,并进行工艺和器件联合仿真,得到了和纯器件(单一MEDICI)仿真一致的结果。
[硕士论文] 李少君
电子与通信工程 电子科技大学 2017(学位年度)
摘要:在专网通信的TETRA系统中,基站往往在信号网络覆盖区域内存在信号盲区,直放站作为基站网络覆盖的延伸,起着重要的作用。直放站成本远低于基站,能够在固定基站数量的情况下,实现信号网络覆盖的最大化。直放站系统主要起着对基站和接收终端间的传输信号中继放大的作用。由于直放站系统本身具有较高增益的特点,故当收发天线间的隔离度不够时,回波干扰信号往往会引起系统自激,严重影响通信信号的传输。模拟直放站在工程运用中多数是从系统安装,屏蔽的角度来解决自激问题。传统模拟直放站不能从根本上解决这种回波干扰的问题。研究一种新型抗回波干扰的数字直放站十分必要。本文从工程角度出发,通过研制在TETRA直放站的数字中频部分引入回波干扰消除算法以直接有效地解决直放站自激的问题。
  本文首先介绍了TETRA数字直放站的研究背景、意义以及数字中频模块研制相关的理论基础,并给出了详细的数学分析;接着在阐述数字中频系统中关键模块(如数字变频模块、数字滤波器模块、数字本振模块等)的原理与特性的基础上对自适应干扰消除模块的工作原理及几种常见的干扰消除算法的性能做了详细的数学分析,给出了数字中频模块的整体设计方案,并在FPGA平台下对整个系统进行MATLAB、MODELSIM以及ISE联合仿真,验证了各个模块功能的正确性。仿真结果表明,该数字中频系统对回波干扰的抑制能力大于25dB,噪声消除能力大于20dB最后,对数字直放站的数字化模块进行了硬件实现和参数测试,测试结果为:对回波干扰的抑制能力大于18dB,噪声消除能力大于20dB。测试结果表明,可有效地解决传统模拟直放站中存在的自激问题。
[硕士论文] 蒋洪福
电磁场与微波技术 电子科技大学 2017(学位年度)
摘要:随着微波毫米波相关技术的飞速发展,近年来微波电路小型化、高集成度、多功能、低成本、高可靠性等特性倍受瞩目,成为研究热点。三维立体结构能够轻易地将不同封装的有源器件与无源电路集成在单个封装内,以提高系统集成度,达到小型化的目的。作为雷达系统的一个重要组成部分,接收前端的高集成度、小型化设计对系统的相关性能具有至关重要的意义。本文采用三维立体结构对宽带接收前端的小型化、高集成度进行了研究。
  本文首先对国内外收发组件小型化研究进行了简单阐述,介绍了接收前端和锁相环电路基本理论以及LTCC工艺流程;对LTCC基板内的传输线及过渡进行了仿真优化,完成了LTCC基板内层间互连和模块间BGA(焊球阵列封装)垂直互连的设计;设计了接收前端二次变频方案并对链路指标进行了仿真优化,在一个LTCC基板内采用小数分频锁相环实现接收前端中的本振信号源,在另一LTCC基板内实现射频接收模块,最终采用BGA互连结构将两个模块垂直互联,以实现系统集成,达到小型化的目的。
  最后,本文完成了接收前端电路和锁相环单元电路的加工、装配、调试与测试,并对测试结果进行了详细的分析。测试结果表明接收前端在射频频率30MHz-3000MHz范围内接收增益大于34dB,噪声系数低于15.3dB,杂散抑制度优于28dBc,整个LTCC电路面积仅仅20mm×20mm。
[硕士论文] 孙春巍
无线电物理 电子科技大学 2017(学位年度)
摘要:在现在的电子产品中,PCB板是其不可缺少的核心部件,电子产品中的绝大多数的电子元器件都是以PCB板作为载体实现各自的功能。所以PCB板可以被看做一个系统或者设备成品的缩影,它是EMI技术中最有研究价值的领域。系统或设备中最高工作频率主要分布在其印刷电路板上。随着目前电子产品的小型化,电子产品或设备的元器件都高度集成在印刷电路板上,印刷电路板的辐射就很大程度上确定了整个电子系统的辐射。当把一个印刷电路板加工制作出来以后,与此同时,其主要电路部分的辐射干扰特性就基本随之确定。要想再抑制或者减小其对外界的辐射干扰就只能采用外壳屏蔽和接口滤波的办法来减小电磁能量的辐射。这样做不仅会延长产品走向市场的周期,与此同时还会带来产品研发的成本的增加,是产品也变得更加复杂,其在使用中的可靠性也大大降低。
  本文以基于雪崩三极管的Marx脉冲形成电路为研究对象,首先介绍印刷电路板的原件及走线对电路板辐射的影响,电路板辐射的原因及理论分析,抑制其辐射的一些基本措施。详细介绍了基于雪崩三极管的Marx脉冲源电路的工作原理及其设计过程,分析并计算了各个元器件的参数对输出脉冲波形及幅度的影响。加工并通过实验测试电路板的输出波形以及其辐射的波形及幅度,同时绘制并分析了其辐射的方向图。分析计算其辐射产生的可能性因素,把电路板与CST仿真软件相结合即场与路相结合的方法来分析电路板辐射的原因并找到抑制辐射的方法,建立CST模型,利用CST仿真软件进行仿真计算。理论分析并仿真基于雪崩三极管的Marx脉冲源电路的微带参数(介质板厚度、介质板的介电常数及微带宽度)对辐射的影响。通过对重新布板的电路进行仿真分析电流分布及辐射波形来优化电路板减小辐射。最后计算屏蔽盒的屏蔽效能,包括单层板和多层板的屏蔽效能分析,设计屏蔽盒来减小电路板向空间辐射电磁波的幅度。加工实物并测量,分析测试加工实物的数据与仿真的结果产生差别的原因。在理论分析的同时建立屏蔽盒模型,仿真优化屏蔽盒,进一步减小电路板的辐射。优化后的屏蔽盒加工并测试,与仿真结果作对比。
[博士论文] 周坤
微电子学与固体电子学 电子科技大学 2017(学位年度)
摘要:作为全控型器件,MOS栅控功率器件具有高输入阻抗、易驱动等优点,而占分立器件最大市场份额并是功率集成电路的主力功率单元,是AC-DC、DC-DC转换以及功率驱动等芯片的核心器件。功率器件的关键在于实现高耐压、低功耗及高功率密度。作为功率半导体的主力器件,功率MOS存在着 Ron,sp∝BV2.5(击穿电压Breakdown Voltage, BV;比导通电阻Specific On-Resistance, Ron,sp)的“硅极限”制约关系。特别地,因空穴的迁移率低于电子的迁移率,p沟道MOS器件中Ron,sp与BV的矛盾关系更为突出。降低表面场(Reduced Surface Field, RESURF)技术与超结(Superjunction, SJ)技术能有效降低功率MOS的Ron,sp并保持高BV。槽型技术则可进一步降低器件所占芯片面积,实现小型化、高密度设计。然而,因实际应用中pLDMOS所接电位的不同,当前RESURF法则并不能直接运用于SOI pLDMOS器件设计,且RESURF技术与超结技术在缩短功率器件横向尺寸方面作用有限;槽型LDMOS器件尚无精确的统一耐压解析模型作为理论指导。IGBT因其具有电导调制效应而在高压大电流应用中更具优势,其中逆阻型(Reverse Blocking, RB) IGBT因同时具备正反向阻断能力,用于矩阵变换器中可以省略二极管,有利于降低AC-AC变频系统的功率损耗,提高转换效率,降低变换系统的体积和成本。然而,基于非穿通(Non-punch-through, NPT)元胞区结构的传统RB-IGBT具有较高的导通损耗及开关损耗。本文围绕高压低功耗MOS栅控功率器件研发中亟待解决的基础问题,从理论模型和器件结构两个方面,从新机理、新材料和新结构方面寻求突破点,面向功率SOI LDMOS及RB-IGBT器件开展研究。
  本研究主要内容包括:⑴针对槽型LDMOS器件的高压低阻设计,建立槽型LDMOS的统一耐压解析模型,普适于变k介质及均匀介质槽型LDMOS。提出虚拟场板等势解耦法,将槽型器件体内复杂场进行分区解耦,求解二维Poisson方程,获得器件内部关键路径的势场分布解析式,建立耐压解析模型,并导出最优RESURF条件。模型解析结果与仿真结果吻合较好,该模型从理论上揭示了槽型LDMOS关键参数与BV之间的内在联系,获得了高压槽型LDMOS器件的优化设计准则。⑵在槽型LDMOS耐压解析模型的指导下,基于异质材料融合的思想,提出变k槽型SOI LDMOS器件。新结构将低k介质与SiO2介质引入SOI LDMOS耐压区,基于不同介质电位移连续性原理,利用k值的突变,在SOI槽型LDMOS体内产生新的电场峰值,获得最优体内电场分布。与以往通过提高 LDMOS漂移区载流子浓度的方式不同,该器件新结构采用了横向功率器件“纵向化”的设计思想,充分利用体内承受横向高压,大幅降低器件横向尺寸,突破功率器件2.5次方“硅极限”制约关系。新结构在 BV=600~900V高耐压范围内,Ron,sp仅为15.8~37.7mΩ·cm2,品质因数(FOM=BV2/Ron,sp)高达21.8MW/cm2,优于当前国际上同类槽型LDMOS器件。⑶针对SOI pLDMOS电气连接特殊性导致RESURF效应受限的问题,提出RESURF增强的SOI pLDMOS器件新结构。该器件在N-SOI顶层硅内构建了围绕介质槽的U型P-漂移区。阻断状态下,利用N-SOI顶层硅和介质槽内的垂直延伸栅对P-漂移区产生的多维度耗尽作用,实现增强的RESURF效果。通过解析计算,获得电导增强因子ΔQ=1.4×1012cm-2~3.4×1012cm-2,而常规SOI pLDMOS漂移区电荷量仅为1011cm-2量级。该器件在BV=329V耐压下实现Ron,sp=17.5mΩ·cm2,相比平面型P-top结构的Ron,sp降低79%。此外,新结构实现了对背栅偏置效应的有效屏蔽,以300V级器件为例,器件有源区电学特性能够在VBG=-150V~150V的大范围浮动下保持恒定。⑷针对常规RB-IGBT元胞区NPT结构导致功耗较高的问题,本文首次提出SJ RB-IGBT器件,新结构兼具双向高压阻断能力、低导通压降及开关损耗。该器件在漂移区采用SJ结构,并引入短路集电极槽,利用短路集电极槽对底部截止层N1辅助耗尽,结合N条顶部N2场截止层,有效解决了FS IGBT和常规SJ IGBT无法同时承受正反向阻断高压的问题。通过研究新结构通态电流输运机制,揭示了SJ RB-IGBT与常规SJ IGBT不同的导通特性:在线性区导通态,SJ RB-IGBT可在高漂移区浓度下保持双极电流输运模式,增强了电导调制效应,而实现低Von,且降低电学性能对浓度变化的敏感性;在关断瞬态,SJ耐压区的横向电场使器件呈现单极电流输运模式,使SJ RB-IGBT在关断速度方面可与MOSFET媲美,实现无拖尾电流和低关断能耗。因此,SJ RB-IGBT新结构兼具双极型器件大电流能力和单极型器件高关断速度的优点。
  (已选择0条) 清除
公   告

北京万方数据股份有限公司在天猫、京东开具唯一官方授权的直营店铺:

1、天猫--万方数据教育专营店

2、京东--万方数据官方旗舰店

敬请广大用户关注、支持!查看详情

手机版

万方数据知识服务平台 扫码关注微信公众号

学术圈
实名学术社交
订阅
收藏
快速查看收藏过的文献
客服
服务
回到
顶部